フォトニックパケットスイッチアーキテクチャに関する研究

パケットをそのまま光領域でスイッチングやフォワーディングを行うフォトニックパケットスイッチは、高速インターネットのためのインフラストラクチャを構成する重要な要素技術である。フォトニックパケットスイッチでは、スイッチ内の１つの出力線に対して同時に複数のフォトニックパケットが出力される場合に発生するパケットの競合によるパケット損失が問題となる。従来の電気領域におけるスイッチでは、RAM (Random Access Memory) を利用した蓄積交換技術によってパケット出力の時間的調整が可能となり、パケットの競合を容易に解決することができた。しかしながら、フォトニックパケットスイッチに関しては光領域におけるRAMは実用化されていないため、別のアプローチを考えることが必要となる。

これを解決する手法として、光ファイバによる遅延線(FDL; Fiber Delay Line) を光バッファとして用いることによってパケットの競合を時間的に解決する光バッファリング(optical buffering)による手法、WDM における波長変換技術を利用して競合するパケットを別の波長に変換して同時に出力することを可能とする波長変換による手法などが研究されてきた。

本研究では、高速なパケットスイッチング・フォワーディングを可能とするフォトニックパケットスイッチの構成技術を明らかにし、特に遅延線バッファの効率的な利用法に関する研究を進めている。なお、本章、および、次章における研究テーマのターゲットを図に示す。

フォトニックパケットスイッチにおけるファイバ遅延線を用いた光バッファの構成に関する研究 (大阪大学大学院工学研究科北山研究室との共同研究)

本研究では、フォトニックラベル処理に基づいたパケットスイッチ構成を対象とし、スイッチ構成として実用化の難しい光論理デバイスによる複雑な制御を不要にするため、簡単に構成できる遅延線を用いたバッファ付き2×2基本スイッチ及びそれらを組み合わせたセルフルーティング可能な多段スイッチを考える。また、基本的な性能を測るため、固定長パケットを取り扱うものとする。基本スイッチ及びそのパケットスケジューリングアルゴリズムはすでに提案されているが、パケットが到着しない場合にも実パケットと同様にバッファに空パケットを挿入して制御するなど、バッファの効率的な利用が図られていない。また、多段スイッチ構成とした場合の解析及び性能評価は行われていない。

そこで、バッファの効率的な利用が可能なスケジューリングアルゴリズムを提案し、有効性を示した。しかしながら、バッファの状態数が多くなり、大規模なバッファにおいての評価が難しいという問題点があるため、このアルゴリズムをさらに改良し、少ない状態数でバッファの有効利用を図ることのできる手法を提案した。2×2バッファスイッチ、およびそれらを組み合わせた多段スイッチにおいて性能を調べ、さらに、多段スイッチにおいて競合解決の方法としてディフレクションルーティングを用いた場合の性能評価、実現コストを考慮した検討も併せて行った。その結果、提案方式はより効率的なバッファ利用が図ることができ、パケット棄却率、平均待ち時間どちらの特性も従来方式より改善できることを示した。

[関連発表論文]

ファイバ遅延線を用いた光バッファのためのパケットスケジューリングに関する研究 (大阪大学大学院工学研究科北山研究室との共同研究)

本研究では、仮想的にバッファサイズを拡大できるWDM技術に基づいたFDLを用いた、可変長パケットを扱う同期型フォトニックパケットスイッチの性能を明らかにした。すなわち、スイッチに対する入力としてWDMによって多重化されたパケットを扱い、スイッチング時におけるオーバーヘッドを低減するためにスイッチ内部において一定のタイムスロット間隔での同期をとり、パケットスイッチングを行うものとする。また、フォトニックパケットスイッチ内での競合に対しては、光バッファリングおよび波長変換を用いて解決することとする。ここでは、光バッファの利用方法によって2つのアーキテクチャを考える。つまり、スイッチ内のすべての出力線にスイッチングされるパケットを1つのFDLバッファで共有して蓄積する共有バッファ型、および各出力線ごとに設けられたそれぞれのFDLバッファに蓄積する出力バッファ型の2つのアーキテクチャを対象として、シミュレーションによる性能評価を行った。その結果、共有バッファ型アーキテクチャは、ネットワークの負荷が低い場合において、出力バッファ型アーキテクチャの1/入出力本数のFDLでも良い性能を示すことがわかった。逆に、出力バッファ型アーキテクチャは出力線ごとにFDLバッファを設置するため、ネットワークの負荷が高い場合においても共有バッファ型に比べ、パケット棄却を抑えたスイッチングが可能となることがわかった。

次に、共有バッファ型スイッチでは負荷が高い場合にその性能が大きく低下することから、その問題を解決するために、パケット間空き領域低減手法を提案した。その結果、高負荷時においても安定した性能を示すことを明らかにした。さらに、パケットスケジューリングアルゴリズムのハードウェアでの実現性を考慮した上で、その動作シミュレーションを行うことにより、処理遅延時間の観点からその評価を行った。その結果、スケジューリングの際に扱う波長数が処理遅延時間に大きな影響を与えることを明らかにした。

[関連発表論文]

品質差別化機能を有するフォトニックパケットスイッチアーキテクチャに関する研究 (独立行政法人通信総合研究所との共同研究)

光パケットスイッチ実現のためには、光伝送の高速性を活かす高速パケット競合制御と優先制御機能を持つことが望ましい。本研究では、これらの制御の実現を目指したバッファ管理手法である部分上書きバッファ共有方式 (PBSO)を提案している。PBSO は単一キューに基づいた方式で、その計算量はO(p) である(pは廃棄レベル数)。光パケットスイッチにおいて PBSOを実現するための光バッファ構成も示した。シミュレーションによって、PBSO方式はDiffServ AF (Assured Forwarding)の異なる廃棄レベルのパケット転送機能を提供すること、および、各廃棄レベルのパケット棄却率を改善し、バッファ使用効率も改善することを示した。

[関連発表論文]